# (19)日本国特計 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-301782

(43)公開日 平成5年(1993)11月16日

(51)Int.CL<sup>5</sup>

識別記号

FΙ

技術表示箇所

C 0 4 B 37/00

Z

H02N 2/00

B 8525-5H

庁内整理番号

審査請求 未請求 請求項の数3(全 6 頁)

(21)出願番号

特願平4-109642

(22)出願日

平成 4年(1992) 4月28日

(71)出願人 000134257

株式会社トーキン

宫城県仙台市太白区郡山6丁目7番1号

(72)発明者 大友 廣一

宫城県仙台市太白区郡山六丁目7番1号

株式会社トーキン内


(74)代理人 弁理士 後藤 洋介 (外2名)

(54)【発明の名称】 積層型チップアクチュエータ材料,それを用いた積層型チップアクチュエータ及びその製造方法

# (57)【要約】

【目的】 歪みの影響を被り難く、耐久性に優れた多層 構造の稽層型チップアクチュエータを提供するものであ

【構成】 それぞれ上下に位置する高密度セラミックス 層1から成る上保護膜部Aと下保護膜部Cとの間に介挿 された活性部Bは、内部導電体電極2周囲に高密度セラ ミックス層1と低密度セラミックス層3とが密着されて いる。このように製造された積層型チップアクチュエー 夕は、内部導電体電極2周囲で各セラミックス層が密度 差を持つので、動作状態で応力に伴う歪みが発生しても その密度差により低密度セラミックス層3の方に亀裂を 生じ易くなる。この結果、積層型チップアクチュエータ は多少の歪みが発生しても、要部である高密度セラミッ クス層1及び内部導電体電極2が支障無く保護される。



# 【特許請求の範囲】

【請求項1】 強誘電体粉末に対してバインダーを重量 比(15~50):1で用いると共に、可塑剤を加えた 高密度セラミックス材料と、金属性粉末に対して強誘電 体粉末を体積比1: (0.02~0.3)で用いると共 に、可塑剤を加えた内部導電体電極材料と、強誘電体粉 末に対してバインダーを重量比(0~15):1(但 し、強誘電体粉末は0を含まず)で用いた低密度セラミ ックス材料とを積層した生チップ状態の活性部を含み、 該活性部は前記低密度セラミックス材料の厚みが前記高 10 密度セラミックス材料の厚みの1/2以下であることを 特徴とする積層型チップアクチュエータ材料。

1

【請求項2】 請求項1記載の積層型チップアクチュエ ータ材料を焼成することにより得られたことを特徴とす る積層型チップアクチュエータ。

【請求項3】 強誘電体粉末に対してバインダーを重量 比(15~50):1で用いると共に、可塑剤を加えて 高密度セラミックス材料を生成し、該高密度セラミック ス材料をキャリアシート上に積層する高密度セラミック 量比(0~15):1(但し、強誘電体粉末は0を含ま ず) で用いて低密度セラミックス材料を生成し、該低密 度セラミックス材料を前記高密度セラミックス層上に積 層して低密度セラミックス層を得る低密度セラミックス 層形成工程と、金属性粉末に対して強誘電体粉末を体積 比1:(0.02~0.3)で用いると共に、可塑剤を 加えて内部導電体電極材料を生成し、該内部導電体電極 材料を前記低密度セラミックス層上に積層して内部導電 体電極を得る内部導電体電極形成工程と、前記低密度セ ミックス層とを圧着して生チップ状態で活性部を得る圧 着工程とを含むことを特徴とする積層型チップアクチュ エータの製造方法。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、主に較正の目的でマイ クロホン等の振動板に所定直流電圧を印加するための導 電体電極として使用される積層型チップアクチュエータ 用の材料、それを用いた積層型チップアクチュエータ及 びその製造方法に関する。

#### [0002]

【従来の技術】従来、この種の積層型チップアクチュエ ータは、強誘電体材料を用いたセラミックス製シート (高密度セラミックス層を成す) に印刷法により内部導 **電体電極を設け、複数枚のセラミックス製シートを圧着** 積層した後、その側面部に外部導電体電極を取り付けた 構成になっている。

【0003】図7 (A) は積層型チップアクチュエータ の一例の外観を斜視図により示し、同図(B)はそのX -Y方向における縦断面図を示し、同図(C)は同図

2

(B) の領域Eにおける部分拡大図を示したものであ る。

【0004】即ち、積層型チップアクチュエータは、上 述した如く、印刷法により高密度セラミックス層1上に 内部導電体電極2を設け、複数枚の高密度セラミックス 層1内に内部導電体電極2を介在させて圧着積層するこ とによって、高密度セラミックス層1内に内部導電体電 極2が埋設され、側面部に外部導電体電極5が設けられ た構成となる。

【0005】このような積層型チップアクチュエータ は、内部導電体電極2周囲とこれからやや隔てた箇所と においてもセラミックスは一様に高密度に存在する。 トを積層させる構成上、内部導電体電極を取り付けた単 板を複数枚重ねて接着し、その側面部に外部導電体電極 を取り付けた構成の一般的なチップアクチュエータ(図 示せず) よりも小型化を図る上で有利になっている。 [0006]

【発明が解決しようとする課題】しかしながら、従来の ス層形成工程と、強誘電体粉末に対してバインダーを重 20 積層型チップアクチュエータは、セラミックス製シート の枚数が5枚以上で積層された(即ち、5層以上の積層 構成)場合、動作状態で応力が加えられると、これに伴 う歪みが内部導電体電極に集中的に発生し易くなる。こ うした場合、内部導電体電極端部のセラミックス製シー ト (高密度セラミックス層) にしばしば亀裂 (クラッ ク)を生じる。このように、従来の積層型アクチュエー 夕は構造面に問題を抱えており、製品寿命が短くなり易 いという難点がある。

【0007】本発明は、このような問題点を解消すべく ラミックス層と前記内部導電体電極及び前記高密度セラ 30 なされたもので、その技術的課題は、歪みの影響を被り 難く、耐久性に優れた多層構造の積層型チップアクチュ エータを構成可能にする材料,それを用いた積層型チッ プアクチュエータ及びその製造方法を提供することにあ る。

# [0008]

40

【課題を解決するための手段】本発明によれば、強誘電 体粉末に対してバインダーを重量比(15~50):1 で用いると共に、可塑剤を加えた高密度セラミックス材 料と、金属性粉末に対して強誘電体粉末を体積比1:

(0.02~0.3)で用いると共に、可塑剤を加えた 内部導電体電極材料と、強誘電体粉末に対してバインダ ーを重量比(0~15):1(但し、強誘電体粉末は0 を含まず)で用いた低密度セラミックス材料とを積層し た生チップ状態の活性部を含み、該活性部は低密度セラ ミックス材料の厚みが高密度セラミックス材料の厚みの 1/2以下である積層型チップアクチュエータ材料が得

【0009】又、本発明によれば、上記積層型チップア クチュエータ材料を焼成した積層型チップアクチュエー **50** 夕が得られる。

【0010】更に、本発明によれば、強誘電体粉末に対 してバインダーを重量比(15~50):1で用いると 共に、可塑剤を加えて高密度セラミックス材料を生成 し、該高密度セラミックス材料をキャリアシート上に積 層する高密度セラミックス層形成工程と、強誘電体粉末 に対してバインダーを重量比(0~15):1(但し、 強誘電体粉末は0を含まず)で用いて低密度セラミック ス材料を生成し、該低密度セラミックス材料を高密度セ ラミックス層上に積層して低密度セラミックス層を得る 低密度セラミックス層形成工程と、金属性粉末に対して 10 強誘電体粉末を体積比1: (0.02~0.3)で用い ると共に、可塑剤を加えて内部導電体電極材料を生成 し、該内部導電体電極材料を低密度セラミックス層上に 積層して内部導電体電極を得る内部導電体電極形成工程 と、低密度セラミックス層と内部導電体電極及び高密度 セラミックス層とを圧着して生チップ状態で活性部を得 る圧着工程とを含む積層型チップアクチュエータの製造 方法が得られる。

#### [0011]

【作用】本発明による積層型チップアクチュエータ材料 20 は、高密度セラミックス材料と内部導電体電極材料との 間に低密度セラミックス材料を圧着挿入した活性部を生 チップ状態で有する。この活性部が熱プレス成形された 後においては、内部導電体電極周囲に高低の密度差を持 つセラミックス層が密着する。従って、この活性部を含 む積層型チップアクチュエータ材料を焼成した積層型チ ップアクチュエータは、動作状態で応力に伴う歪みが発 生すると、その密度差により低密度セラミックス層の方 が亀裂を生じ易くなる。これにより、多少の歪みが発生 しても高密度セラミックス層の方は亀裂を生じ難くな る。この結果、積層型チップアクチュエータの要部であ る高密度セラミックス層及び内部導電体電極の基本構造 は支障なく保護される。

## [0012]

【実施例】以下に実施例を挙げ、本発明の積層型チップ アクチュエータ材料,それを使用した積層型チップアク チュエータ及びその製造方法について図面を参照して詳 細に説明する。

【0013】初めに、積層型チップアクチュエータ材料 と共に積層型チップアクチュエータの製造方法を説明す る。先ず、Pb [ (Ni・Nb) ZrTi] O3 を組成 とする複合ペロブスカイト系強誘電体材料の組成分材料 を混合、予焼、粉砕することにより得られる(混合)材 料粉末をエチルセロソルブ (バインダー) に分散させた 後、PVB、BPBGを混合して懸濁液を作成する。こ の懸濁液は高密度セラミックス材料であり、強誘電体粉 末とバインダーとの重量比を(15~50):1の範囲 としている。

【0014】引き続き、懸濁液をキャリアフィルム(シ

ド法を用いてシート状高密度セラミックス層(生シー ト)を作成した。即ち、ここまでの段階は高密度セラミ ックス層形成工程である。

【0015】図1は、高密度セラミックス層形成工程で 得られた積層体を示すもので、同図(A)はその断面 図, 同図(B)はその平面図をそれぞれ示している。こ の積層体は、キャリアシート4上に高密度セラミックス 層1が部分的に帯状を成して積層された構成である。 尚、この高密度セラミックス層1は従来の積層型チップ アクチュエータにおけるグリーンシート(セラミックス 製シート) に相当する。

【0016】次に、強誘電体材料とPVBとを重量比 (0~15):1(但し、強誘電体材料は0を含まず) として懸濁液を作成する。この懸濁液は低密度セラミッ クス材料である。引き続き、この懸濁液を高密度セラミ ックス層形成工程で得られた積層体の高密度セラミック ス層1上に5μmの厚みで塗布した後、乾燥させて低密 度セラミックス (弱誘電体) 層3を形成した。この段階 は低密度セラミックス層形成工程である。尚、低密度セ ラミックス層3はバインダーを多く含む為、バインダー 層と呼ばれても良いもので、従来の積層型チップアクチ ュエータにおけるバインダーシートに相当する。又、低 密度セラミックス層3の厚みを5μmとしたが、この厚 みは高密度セラミックス層1の1/2以下であれば良 61.

【0017】図2は、低密度セラミックス層形成工程で 得られた積層体を示すもので、同図(A)はその断面 図、同図 (B) はその平面図をそれぞれ示している。 こ の積層体は、高密度セラミックス層1上に低密度セラミ 30 ックス層3が積層された構成である。

【0018】更に、金属性粉末と上述した強誘電体粉末 とを体積比1: (0.02~0.3) としたものに可塑 剤を混合させて内部導電体電極材料を作成する。引き続 き、この内部導電体電極材料を低密度セラミックス層形 成工程で得られた積層体の低密度セラミックス層3上に 所定パターンで印刷し、積層セラミックスコンデンサを 製造する場合と同様に取り出し電極部と有効電極部とか ら成る内部導電体電極を形成した。この段階は内部導電 体電極形成工程である。

【0019】図3は、内部導電体電極形成工程で得られ た積層体を示すもので、同図(A)はその断面図,同図 (B) はその平面図をそれぞれ示している。 この積層体 は、低密度セラミックス層3上の局部に取り出し電極部 及び有効電極部から成る内部導電体電極2が積層された 構成である。

【0020】ここまでの工程で得られる積層体のうち、 高密度セラミックス層1,低密度セラミックス層3及び 内部導電体電極2は活性部と呼ばれても良い。

【0021】又、積層型チップアクチュエータの製造工 ート)上に100μmの厚みで塗布し、ドクターブレイ 50 程では、更に内部導電体電極2が高密度セラミックス層 10

1に重なり合うように例えば2つの活性部を組み合わせ たものの上下を、それぞれ上下保護膜部として高密度セ ラミックス層1で挟み込むことにより、総計20枚のセ ラミックス製シートを用いて積層型チップアクチュエー タ材料を構成した後、この積層型チップアクチュエータ 材料を熱プレス成形により圧着し、内部導電体電極2に 低密度セラミックス層3及び高密度セラミックス層1が 密着された活性部が得られる。即ち、この段階は圧着工 程であり、これにより生チップ状態で活性部が得られる ことになる。

【0022】図4は本発明の一実施例に係る積層型チッ プアクチュエータ材料の熱プレス成形を説明するための 図で、同図(A)はプレス金型に収納された熱プレス前 の積層型チップアクチュエータ材料を示し、同図(B) にはその領域Eにおける部分拡大図を示している。

【0023】ここで、積層型チップアクチュエータ材料 は、内部導電体電極形成工程で得られた積層体において 内部導電体電極2が低密度セラミックス層3上の局部的 に設けられ、高密度セラミックス層1と低密度セラミッ ことにより、活性部Bにおいては、図4(B)に示す如 く、内部導電体電極2の厚み方向に空間部Sが形成され ている。即ち、熱プレス前の積層型チップアクチュエー タ材料では、活性部Bに内部導電体電極2に隣接して形 成された空間部Sが存在する。

【0024】この積層型チップアクチュエータ材料は、 図4(A)に示す如く、上金型パンチ6a,下金型パン チ6b, 左側壁金型パンチ6c, 及び右側壁金型パンチ 6 dから成るプレス金型内で上下方向に高密度セラミッ クス層1が位置されるように収納された後、例えば温度 30 120℃, 圧力300Kg/cmで熱プレス成形され る。このとき、積層型チップアクチュエータ材料におい ては2つの層に及ぶ内部導電体電極2に圧力が高く加え られ、この結果、内部導電体電極2に隣接する低密度セ ラミックス層3が粉砕されて流動し、空間部Sを埋める ため、積層型チップアクチュエータ材料は上下方向の寸 法が収縮し、活性部Bにおいては空間部Sが消失する。 【0025】図5(A)はプレス金型に収納された熱プ レス後の積層型チップアクチュエータ材料を示し、同図 (B) にはその領域Eにおける部分拡大図を示してい る。熱プレスされた積層型チップアクチュエータ材料 は、図5 (B) に示す如く、内部導電体電極2周囲で空 間部Sが完全に消滅し、内部導電体電極2と高密度セラ ミックス層1及び低密度セラミックス層3とが密着され た活性部Bを成す。

【0026】更に、積層型チップアクチュエータの製造 工程では、熱プレス後の積層型チップアクチュエータ材 料を所定の寸法に切断し、焼成により脱バインダー処理 を施す。その後、内部導電体電極2の取り出し電極部に 導電性テープ,蒸着法,スパッタリング等により外部導 50 ても、要部である高密度セラミックス層及び内部導電体

電体電極を取り付けて積層型チップアクチュエータを完 成させる。これにより、生チップ状態で内部導電体電極 2周囲の各セラミックス層に密度差を持つ活性部Bが得 られる。但し、この外部導電体電極を取り付け工程は、 焼付法を導入せずに各セラミックス層に外部導電体電極 が浸透しないようにする必要がある。

【0027】図6 (A) はこのようにして得られた本発 明の一実施例である積層型チップアクチュエータの外観 を斜視図により示し、同図(B)はそのX-Y方向にお ける縦断面図を示し、同図(C)は同図(B)の領域E における部分拡大図を示したものである。

【0028】この積層型チップアクチュエータは、それ ぞれ上下に位置する高密度セラミックス層1から成る上 保護膜部A及び下保護膜部Cの間に介挿された活性部B において、内部導電体電極2周囲に高密度セラミックス 層1及び低密度セラミックス層3が密着され、内部導電 体電極2周囲の各セラミックス層が密度差を持つので、 応力に伴う歪みが発生してもその密度差により低密度セ ラミックス層3の方に亀裂を生じ易くなると共に、高密 クス層3との間には内部導電体電極2が介挿されている 20 度セラミックス層1の方は亀裂を生じ難くなる。この結 果、積層型チップアクチュエータ内では、動作状態で応 力に伴う歪みが多少発生しても、要部である高密度セラ ミックス層1及び内部導電体電極2が破損されずに確率 高く保護される。

> 【0029】本発明による積層型チップアクチュエータ と図7 (A)~(B)で説明した従来の積層型チップア クチュエータとを、それぞれ完成品100個に関し、室 温25℃、10 [V]×600 [KHz] の駆動条件で 動作状態における約1億回相当の応力に伴う歪み発生に よる故障率 (耐久特性)を比較したところ、本発明によ る積層型チップアクチュエータでは5%となったのに対 し、従来の積層型チップアクチュエータでは45%とな った。

【0030】この結果、本発明の積層型チップアクチュ エータは、従来のものよりも格段に歪みの影響を被り難 く、故障し難い耐久性に優れたものであることが判っ た。

## [0031]

【発明の効果】以上に述べた通り、本発明の多層構造の 積層型チップアクチュエータを構成する材料、それを使 用した積層型チップアクチュエータ及びその製造方法に よれば、上下に位置する保護膜部の間に、内部導電体電 極周囲に高密度セラミックス層と低密度セラミックス層 とが密着された状態の活性部が介挿されるように積層型 チップアクチュエータを構成しているので、内部導電体 電極周囲の各セラミックス層が密度差を持ち、応力に伴 う歪みが発生してもその密度差により低密度セラミック ス層の方に亀裂が生じ易くなる。これにより、本発明に よる積層型チップアクチュエータは多少の歪みが発生し 7

電極が支障無く保護される。結果として、歪みの影響を 被り難く、耐久性に優れた多層構造の積層型チップアク チュエータが提供される。又、本発明による多層構造の 積層型チップアクチュエータも、容易に小型化を図り得 るという利点がある。

#### 【図面の簡単な説明】

【図1】(A)は本発明の積層型チップアクチュエータの製造方法における高密度セラミックス層形成工程で得られた積層体の断面図を示し、(B)はその積層体の平面図を示すものである。

【図2】(A)は本発明の積層型チップアクチュエータの製造方法における低密度セラミックス層形成工程で得られた積層体の断面図を示し、(B)はその積層体の平面図を示したものである。

【図3】(A)は本発明の積層型チップアクチュエータの製造方法における内部導電体電極形成工程で得られた積層体(活性部)の断面図を示し、(B)はその積層体の平面図を示したものである。

【図4】(A)は熱プレス前のプレス金型に収納された本発明の一実施例に係る積層型チップアクチュエータ材 20料を示し、(B)はその領域Eにおける部分拡大図を示したものである。

【図5】(A)は熱プレス後のプレス金型に収納された本発明の一実施例に係る積層型チップアクチュエータ材料を示し、(B)はその領域Eにおける部分拡大図を示したものである。

【図6】(A)は本発明の一実施例である積層型チップ アクチュエータの外観を斜視図により示し、(B)はそのX-Y方向における縦断面図を示し、(C)は(B)の領域Eにおける部分拡大図を示したものである。

【図7】(A)は従来の積層型チップアクチュエータの 10 外観を斜視図により示し、(B)はそのX-Y方向における縦断面図を示し、(C)は(B)の領域Eにおける 部分拡大図を示したものである。


#### 【符号の説明】

- 1 高密度セラミックス層
- 2 内部導電体電極
- 3 低密度セラミックス層
- 4 キャリアシート
- 5 外部電極


6a, 6b, 6c, 6d 金型パンチ


- 0 A,C 保護膜部
  - B 活性部
  - S空間部

【図1】




【図2】





【図3】



【図4】

